在单片机开发中，单片机ADC采样率设置不当会导致信号失真，但采样率“过高”与“过低”的物理机理和工程原因截然不同：采样率过低属于违反奈奎斯特定理的数学失真，过高则是硬件性能瓶颈引发的工程失真，具体分析如下。
一、采样率过低：混叠失真
这是很常见的采样问题，核心遵循奈奎斯特采样定理：采样频率fs必须大于被采样信号最高频率分量fmax的2倍。
现象：高频信号“伪装”成低频信号。例如，采样9kHz正弦波时，若采样率为10kHz（未达到18kHz要求），会观测到1kHz的虚假波形，这种频域失真无法通过后续滤波恢复。
原因：一是输入信号含高于fs/2（奈奎斯特频率）的成分；二是ADC前级缺少硬件低通滤波器，仅靠软件配置无法衰减高频噪声或谐波，导致其折叠进入有效频带。
二、采样率过高：信号畸变与丢失
高采样率并非精度越高，嵌入式系统中过高采样率会引发多种问题，导致波形出现台阶、毛刺或数据断层，具体如下：
1. ADC转换时间不足
单片机ADC采样需“采样保持时间”和“量化时间”，内部采样保持电容需一定时间充电。若采样率过高，采样周期过短，当输入信号变化较快（高频或高转换速率）时，电容电压无法跟随信号真实值，会导致增益误差、非线性失真，严重时信号幅度衰减甚至变成三角波、乱码。
2. 中断响应与数据搬运瓶颈
ADC转换完成后，单片机需读取数据并可能进行滤波、计算或存储。若采样率极高（如每秒几百万次），ADC中断间隔极短（微秒/亚微秒级），若CPU主频不足或中断服务函数过长，会导致中断溢出，上一次数据未读取就被下一次覆盖，出现“丢帧”，表现为波形突变、断点或逻辑混乱。
3. 总线竞争与DMA时序冲突
使用DMA自动搬运数据可缓解上述瓶颈，但过高采样率会使DMA持续占用系统总线（如Cortex-M系列中，DMA与CPU争抢Flash/总线矩阵），导致CPU无法执行通信、实时控制等关键任务，或DMA传输响应不及时丢失数据，最终重建波形出现错位、畸变。
以上就是英锐恩单片机开发工程师分享的单片机采样率设置不当导致的信号失真分析。英锐恩专注单片机应用方案设计与开发，提供8位单片机、32位单片机。
.png)
2.png)
